低誘電率層間絶縁膜のダメージフリーアッシングプロセスに関する研究

目的

これまで大規模集積回路(LSI)は、スケーリング則に基づき、高集積化のため配線の微細化、多層化が進められて きたが、近年、LSIの高集積化に伴う様々な問題が指摘されるようになった。その一つが、素子の微細化に伴う配線遅延の増大である。LSIの高速化には配 線を伝わる電気信号を高速化することが不可欠であるが、素子の微細化により、電気信号の速度に関わる配線中の容量および抵抗が増大することに起因して配線 遅延が発生する。これは次世代のLSIを実現する上で解決すべき重大な問題である。この解決方法の一つとして、低誘電率(low-k)層間絶縁膜の採用に よる配線中の容量の低減がある。これは、容量を決定付ける要素の一つである物質の誘電率に着目し、配線間に従来使用されていたSiO2層間絶縁膜よりも誘電率の低い物質を採用することにより、配線中の容量を低減し、配線遅延を解消する技術である。

背景

しかしながら、low-k膜は半導体製造プロセス中のプラズマプロセス時にダメージを受けることにより膜質が低下し、誘電率の上昇を引き起こすとい う問題が指摘がされており、ダメージフリープラズマプロセスが強く望まれている。このようなプラズマプロセスの実現にはまず、ダメージが発生するメカニズ ムを理解することが重要となる。これまでlow-k膜がプラズマプロセス時に受けるダメージについて多くの研究がなされており一定の成果を上げているが、 ダメージが入るメカニズムは正確には解明されていない。low-k膜の膜質の測定は通常、大気中で行われるが、プラズマプロセスによりダメージを受けた low-k膜は大気曝露時にさらに膜質が変化してしまうことから、プラズマプロセスにのみ受けた膜質の変化を測定できないためである。

アプローチ

そこで本研究では、low-k膜がプラズマプロセス時に受けるダメージを正確に測定するため、プラズマプロセス中のlow-k膜の膜質の変化を FT-IRおよび分光エリプソメトリーによりその場(in situ)で測定するシステムを構築した。また吸収分光法を用い、low-k膜の膜質の低下を引き起こす原因となるプラズマ中の原子状ラジカルの密度を計 測するシステムも構築した。本システムにより、プラズマ中の化学反応に直接関わる粒子の情報およびlow-k膜の膜質変化のうちプラズマプロセスによる変 化のみを高精度に測定することが可能になった。本研究を通し、ダメージフリープラズマプロセスの実現を目指す。

[戻る(back)]